# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

【한국공개특허공모 1999=/0002©(1999.10.10) 1구1

# CM. JP 11-340472

특 1999-0076552

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>6</sup> H01L 21/336	(11) 공개인호 즉( <del>1999년</del> 10월15일 (43) 공개일자 1999년10월15일
	10-1998-0053928
(21) 출원번호 (22) 출원일자	1998년 12월 09일
(30) 우선권주장	98-081456 1998년 03월 27일 일본(JP)
(71) 출원인	98-162285 1998년06월10일 일본(JP) 미쓰비시덴키 가부시키가미샤 다니구찌 미찌로오, 기타오카 다카시
(72) 발명자	일본국 도쿄도 지요다쿠 마루노우치 2초메 2반 3고 마에다 시게노부
	일본 도꾜도 지요다꾸 마루노우지 2쪼메 2-3미쯔비시덴기 가부시끼가이샤 내
•	아마구찌 야스오
	일본 도꾜도 지요다꾸 마루노우찌 2쪼메 2-3미즈비시덴기 가부시끼가이샤

실사 경구 : 있음

(74) 대리민

# (54) 반도체 장치의 설계 방법

#### 요약

본 발명은 동작 속도가 영향을 받지 않는 SDI 구조의 트랜지스터를 갖는 반도체 장치를 설계하는 방법을 제공한다.

구영창, 장수길, 주성민

SOI 구조의 MOS 트랜지스터에서 게이트 용량 C(F), 보디 저항 R(Ω) 및 클럭의 동작 주파수 f(Hz)로 한경우, f≥500mk의 범위에서 단계 S3에서 R·C·f <1을 만족한 MOS 트랜지스터의 최대 허용 게이트 푹 씨, 를 계산하고, 단계 S4에서 최대 허용 게이트 푹 씨, 를 만족한 MOS 트랜지스터를 포함한 반도체 장치의 레이아웃 패턴을 생성한다.

#### 加亚丘

#### <u>54</u>

#### gala .

# 도면의 간단한 설명

도 1은 본 발명의 제1 실시 형태의 설계 방법으로 설계된 SOI 구조의 MDS 트랜지스터의 구성을 나타낸 평 면도.

- 도 2는 도 1의 A-A 단면을 나타낸 단면도.
- 도 3은 제1 실시 형태의 보디 컨택트 구성을 나타낸 평면도.
- 도 4는 제1 실시 형태의 반도체 장치의 설계 방법의 처리 순서를 나타낸 플로우차트.
- 도 5는 제1 실시 형태의 설계 방법을 실행하는 레이아웃 패턴 생성 장치를 나타낸 블럭도.
- 도 6은 제1 실시 형태의 H 게이트 전극 구성을 나타낸 평면도.
- 도 7은 제2 실시 형태의 반도체 장치의 설계 방법의 처리 순서를 나타낸 플로우차트.
- 도 8은 제3 실시 형태의 구조(그 1)를 나타낸 단면도.
- 도 9는 제3 실시 형태의 구조(그 2)를 나타낸 단면도.
- 도 10은 불순물 농도와 비저항과의 관계를 나타낸 그래프.
- 도 11은 제4 실시 형태의 구조(그 1)를 나타낸 단면도.
- 도 12는 제4 실시 형태의 제조 방법을 나타낸 단면도.
- 도 13은 제5 실시 형태의 구조를 나타낸 단면도.
- 도 14는 제6 실시 형태의 구조를 나타낸 단면도.

- 도 15는 제6 실시 형태의 제조 방법을 나타낸 단면도.
- 도 16은 제? 실시 형태의 구조를 나타낸 단면도.
- 도 17은 제8 실시 형태의 구성을 나타낸 평면도.
- 도 18은 제9 실시 형태의 구성을 나타낸 평면도.
- 도 19는 제10 실시 형태의 구성을 나타낸 평면도.
- 도 20은 필드 분리 구조를 갖는 반도체 장치의 전체 구성을 나타낸 사시도.
- 도 21은 SOI 구조의 MOS 트랜지스터를 나타낸 단면도.
- 도 22는 중래의 SDI 구조의 MOS 트랜지스터의 문제점을 지적한 그래프.
- 도 23은 보디 전위 고정의 MOS 트랜지스터를 모식적으로 나타낸 설명도.
- 도 24는 DT MOS트랜자스터를 모식적으로 나타낸 설명도.
- <도면의 주요 부분에 대한 부호의 설명>
- 4 : FS 절연층
- 5, 5A : FS 전국
- 6, 6A, 6B : 게이트 전국
- 11 : 드레인 영역
- 11A ~ 11C : 부분 드레인 영역
- 12 : 소오스 명역
- 12A ~ 12C : 부분 소오스 영역
- 13, 23 : 보디부
- 14, 14A ~ 14H : 보디 영역
- 15 : 측벽
- 16 : 보디 컨택트
- 26 : H 게이트 전국
- 100 : 레이아웃 패턴 생성 장치
- 101 : 기록 매체
- A1 : 보디 고정 트랜지스터 영역
- A2 : 보디 플로우팅 트랜지스터 영역

#### 보명의 상세환 설명

#### 발명의 목적

# 발명이 속하는 기술 및 그 분야의 중래기술

본 발명은 SOI 기판 상에 형성된 MOS 트랜지스터를 갖는 반도체 장치에 관한 것이다.

도 20은 본 발명의 배경이 되는 필드 분리 구조를 갖는 증래의 반도체 장치 M90의 단면 구조를 나타낸 단면 사사도이다. 이 반도체 장치는 트랜지스터 소자 등이 제조하는 반도체 기판으로서 절면성 기판 상에 막형으로 형성된 반도체총 즉, SOI(semiconductor-on-insulator)총을 구비한 SOI 기판을 사용한 SOI형 반도체 장치로서 구성되고 있다.

도 20에 도시한 바와 같이, 반도체 장치 M90에서는 지지 기판(1)과 매립 산화막(2)으로 구성되는 절면성 기판 상에 실리콘 반도체층이 SOI층(3)으로서 혈성되어 있다. 이 SOI층(3)은 다수의 NMOS 트랜지스터의 형성 영역 및 PMOS 트랜지스터의 형성 영역을 포함하고 있다. 그리고, 이들 소자 영역을 서로 전기적으로 분리하기 위한 평판상 필도 실드 전략(이후, FS 전략, 이라고 약기 ; 5)이 SOI층(3)의 각 소자 영역의 경계에 형성되어 있다.

도 20에서 FS 전국(5)은 각 소자 영역에서 활성 영역을 규정하도록 SOI총(3) 상에 소정의 간격을 두고 평행하게 배치되어 있다. 그리고, FS 전국(5)은 필드 실드 철연총(4; 이후, FS 절연총, 이라고 약기)에 의해서 덮어지며, 활성 영역 상으로부터 평행하는 2개의 FS 절연총(4)의 상부에 걸치도록 게미트 전국(6)이 배치되어 있다. 또, 게이트 전국(6)과 활성 영역과의 사이에는 게미트 산화막(10)이 형성되어 있다. FS 절연총은 산화물로 구성되며 이 FS 절연총(4)에 의해서 FS 전국(5)과 게이트 전국(6)과의 사이가 전기적으로 절연되어 있다.

SOI층(3) 내의 소오스 영역 및 드레인 영역(도 200에서는 도시하지 않음)은 도시하지 않은 절연층에 설치된 컨택트 홀(7)을 통하며 드레인 전국 및 소오스 전국(도 200에서는 도시하지 않음)과 전기적으로 접속되어 있으며, 게이트 전국(6)은 컨택트 홀(8)을 통하며 게이트 배션(도 20에서는 도시하지 않음)에 접속되

머 있다.

또한, 컨택트 홀(9)을 통하여 보디 콘택트 전국(도 20에서는 도시하지 않음)이 SOI총(3)에 접속되어 있다. 또한, 도 20에서 보디 컨택트 전국에 접속되는 컨택트 홀(9)이 FS 전국(5)을 관통하여 SOI총(3)에 접속되는 구성을 나타냈지만, FS 전국(5)의 외촉에 있는 SOI총(3) 상에 컨택트 홀(9)을 설치하도록 하고 있는 구성도 일반적이다.

반도체 장치 M90에서 NMOS 구조에서는 DV, PMOS 구조에서는 전원 전압 Vcc가 FS 전국(5)에 인가됨으로써, 분리 영역의 SDI층(3)이 차단 상태가 되며, 그 결과 소자 영역 간의 전기적인 분리가 실현된다.

또한, 도 20에서 보디 전위 고정용 컨택트 홀(9)을 형성하지 않고서 SOI총(3)에서의 보디부를 플로우팅으로 하는 구조도 생각된다.

도 21은 보디부가 플로우팅 상태에 있는 SDI 구조의 N형 MDS 트랜지스터의 단면 구조를 나타낸 단면도이

도 21에 도시한 바와 같이, 지지 기판(1) 상에 매립 산화막(2)이 형성되며 매립 산화막(2) 상에 SOI총(3) 이 형성된다. SOI총(3) 내에 선택적으로 N형 드레인 영역(11) 및 소오스 영역(12)이 형성되며 드레인 영역(11), 소오스 영역(12) 간에 있는 보디 영역을 포함하는 SOI총(3)의 P형 영역 부분이 보디부(13)로서 규정된다.

드레인 영역(11), 소오스 영역(12) 간의 보디부(13) 상에 게이트 산화막(10)을 통하며 게이트 전국(6)이 형성된다

이러한 구성의 SOI 구조의 MOS 트랜지스터에서 보디부(13)의 전위가 고정되지 않은 경우,도 22와 같이 드레인 영역(11), 소오스 영역(12)들 흐르는 신호 등의 영향을 받아 보디 전위 BV가 변화하고, 보디 전위 BV의 변화에 따라 MOS 트랜지스터의 동작 속도 VC가 변화한다. 여기서,도 22의 보디 전위와 동작 속도 와의 관계는 시간=0을 기준으로 한 상대치이다.

그래서, 도 20에서 도시한 보디 전위 고정용 컨택트 홀(9) 등을 설치하며 보디부(13)를 전위 고정하는 방 법이 생각된다. 도 23은 보디 전위를 고정한 MOS 트랜지스터 구조를 모식적으로 나타낸 설명도이다. 도 23에 도시한 바와 같이, 보디부(13)는 보디 단자 PBI에 의해서 전위 고정된다.

또한, 도 24에 도시한 HP와 같이 게이트 전국(6)과 보디부(13)를 단략하고 보디 단자 PB2에 의해서 공통 의 전위를 부여하도록 한 DT(Dynamic Threshold) MDS 구조로 하는 것도 생각된다.

#### 些男的 的导고자하는 기술적 承재

증래의 SOI 구조의 MOS 트랜지스터는 도 23 또는 도 24에 도시한 바와 같이, 보디부(13)를 전위 고정함으로써 동작 속도가 비교적 느린 경우에 동작 속도를 안정시킬 수 있었다.

그러나, 동작 주파수가 500mk 이상의 클럭에 동기하여 고속 동작을 행하는 경우에는, 각 회로 간에서의 신호 교환의 타이밍에 대한 요구가 매우 엄격해지며, 도 23 및 도 24에서 도시한 구조의 MOS 트랜지스터 에서도 보디부(13)가 플로우팅 상태의 경우와 마찬가지의 현상이 생기게 되며, 안정 동작이 불가능해지는 등의 동작 속도가 영향을 받게되는 문제점이 있었다.

본 발명은 상기 문제점을 해결하기 위해서 미루머진 것으로, 고속 동작 시에서도 동작 속도가 영향을 받 지 않는 SDI 구조의 트랜지스터를 갖는 반도체 장치 및 그 설계 방법을 얻는 것을 목적으로 한다.

전 보고 크리지프니크 보고 민준이 전 및 고 보게 당리를 보고 있는 목적으로 인다.

본 발명에 따른 반도체 장치의 설계 방법은, 지지 기판, 매립 산화막 및 SOI층으로 미루어진 SOI 기판 상 에 형성되며, 소정의 클럭에 기초하여 통작하는 MOS 트랜지스터를 갖는 반도체 장치를 설계하는 방법으로 서, 상기 MOS 트랜지스터는 상기 SOI층 내에 선택적으로 형성되는 제1 도전형 제1 반도체 영역과, 상기 SOI층 내에 선택적으로 상기 제1 반도체 영역과 독립하여 형성되는 제1 도전형의 제2 반도체 영역과, 상기 제1 및 제2 반도체 영역 간의 상기 SOI층의 영역인 보디 영역을 포함하는 제2 도전형 보디부와, 상기 보디 영역 상에 게이트 산화막을 개재해서 형성되는 게이트 전략과, 상기 보디부에 전기적으로 접속되며 고정 점의를 받는 적어도 1개의 보디 컨택트를 구비하고, (a) 상기 소정의 클럭의 통작 주파수를 부여하는 단계와, (b) 상기 소정의 클럭의 통작 주파수에 기초하여 상기 MOS 트랜지스터의 레이아웃 패턴을 결정하는 단계를 구비하고, 상기 단계 (b)는 C: 상기 MOS 트랜지스터의 게이트 용량 (F) R: 상기 적어로 1개의 보디 컨택트로부터 상기 보디 영역에 미르는 고정 전위 전달 경로의 저항 (Ω) f: 상기 소정의를 럭의 동작 주파수(바)로 할 때, f≥500mk의 범위에서 조건식 1: R·C·f

시스터의 데비아 및 패턴을 결정하고 있다.
본 발명에 따른 반도체 장치의 설계 방법은, 지지 기판, 매립 산화막 및 SOI 총으로 이루어진 SOI 기판 상에 형성되는 MOS 트랜지스터를 갖는 반도체 장치를 설계하는 방법에 있어서, 상기 MOS 트랜지스터는 상 기 SOI총 내에 선택적으로 형성되는 제1 도전형의 제1 반도체 영역과, 상기 SOI총 내에 선택적으로 항기 제1 반도체 영역과, 상기 제1 및 제2 반도체 영역 간 의 상기 SOI총의 영역인 보다 영역을 포함하는 제2 도전형의 보다부와, 상기 보다 영역 상에 게이트 산화 막을 개재해서 형성되는 게이트 전국을 구비하고, 상기 게이트 전국은 상기 보다부에 전기적으로 접속되며 고정 전위를 받는 적어도 1개의 보다 컨택트를 더욱 구비하고, (a) 상기 MOS 트랜지스터에 요구하는 신호 전파 지연 시간을 부여하는 단계와, (b) 상기 신호 전파 지연 시간에 기초하여 상기 MOS 트랜지스터의 레이아를 패턴을 결정하는 단계를 구비하고, 상기 보다 영역에 이르는 고정 전위 전달 경로의 저항(요) td: 상기 MOS 트랜지스터에 요구하는 신호 전파 지연 시간(s)로 할 때, td ≤ 50∞3의 범위에서 조건석 2 : (R·C) / td < 1을 만족하도록 상기 MOS 트랜지스터의 레이아를 패턴을 결정하고 있다.

본 발명에 따른 반도체 장치는 상기 반도체 장치의 설계 방법으로 설계되고 있다.

본 발명에 따른 반도체 장치는, 지지 기판, 매립 산회막 및 SDI층으로 이루머진 SDI 기판 상에 형성되며

소정의 클럭에 기초하며 동작하는 MOS 트랜지스터를 갖고 있으며, 상기 MOS 트랜지스터는 상기 SOI총 내에 선택적으로 형성되는 제1 도전형의 제1 반도체 영역과, 상기 SOI총 내에 선택적으로 상기 제1 반도체 영역과 당기 제1 및 제2 반도체 영역 간의 상기 SOI 총의 영역인 복디 영역을 포함하는 제2 도전형의 보디부와, 상기 보디 영역 상에 게이트 산화막을 개재하 측의 영역인 보디 영역을 포함하는 제2 도전형의 보디부와, 상기 보디 영역 상에 게이트 산화막을 개재하 서 형성되는 게이트 전국과, 상기 보디부에 전기적으로 접속되며 고정 전위를 받는 적어도 1개의 보디 컨택트를 구비하고, C : 상기 MOS 트랜지스터의 게이트 용량(F) R : 상기 적어도 1개의 보디 컨택트로부터 상기 보디 영역에 이르는 고정 전위 전달 경로의 저항(Q) f : 상기 소정의 클럭의 동작 주파수(Hz)로 할때, f≥500kt의 범위에서, 조건식 1 : R·C·f<1을 만족하고 있다.

본 발명에 따른 반도체 장치는, 지지 기판, 매립 산화막 및 SDI총으로 이루어진 SDI 기판 상에 형성되는 MDS 트랜지스터를 갖고 있으며 상기 MDS 트랜지스터는 상기 SDI총 내에 선택적으로 형성되는 제1 도전형의 제1 반도체 영역과, 상기 SDI총 내에 선택적으로 상기 제1 반도체 영역과 독립하여 형성되는 제1 도전형의 제2 반도체 영역과, 상기 제1 및 제2 반도체 영역 간의 상기 SDI총의 영역인 보디 영역을 포함하는 제2 도전형의 보디부와, 상기 보디 영역 상에 게이트 산화막을 개재해서 형성되는 게이트 전극을 구비하고, 상기 게이트 전극은 상기 보디부에 전기적으로 접속되며 상기 보디부에 전기적으로 접속되며 상기 보디부에 전기적으로 접속되며 상기 보디부에 게이트 전목을 당한 되는 적어도 1개의 보디 컨택트를 더욱 구비하고, C : 상기 MDS 트랜지스터의 게이트 용량(F) R : 상기 적어도 1개의 보디 컨택트로부터 상기 보디 영역에 미르는 고정 전위 전달 경로의 저항(요) td : 상기 MDS 트랜지스터에 요구하는 신호 전파 지연 시간(s)으로 할 때, td≤50ps의 범위에서 조건식 2 : (B·C) / td < 1을 만족하고 있다.

본 발명에 따른 반도체 장치에서, 상기 고정 전위 전달 경로의 저항 R은  $\mathbb{W}$ : 상기 보디 영역에서의 상기 고정 전위 전달 경로의 상기 게이트 전국의 게이트 푹 방향의 길이 L: 상기 보디 영역에서의 상기 고정 전위 전달 경로의 상기 게이트 전국의 게이트 길이 방향의 길이,  $t_{tol}$ : 상기 SOI층의 막 두께,  $\rho$ : 상기보디 영역의 비저항으로 할 때,  $\{R=(\rho\cdot\mathbb{W})/(L\cdot t_{tol})\}$ 로 결정한다.

본 발명에 따른 반도체 장치에서, 상기 보디부는 상기 보디 영역으로부터 연장되어 상기 제1 및 제2 반도체 영역의 외부 주변부 중 적어도 일부에 인접하여 형성되는 영역을 포함하고, 상기 보디 영역을 제외하여 상기 제1 및 제2 반도체 영역의 외부 주변부 중 적어도 일부에 인접한 상기 보디부 상에 절연막을 통해 형성되는 분리 전국을 더욱 구비하고 상기 적어도 1개의 보디 컨택트는 상기 분리 전국을 끼워 상기제1 및 제2 반도체 영역과 평면 상 대항하는 보디부의 영역 상에 형성되는 분리 전국 외 보디 컨택트를 포함하고 있다.

본 발명에 따른 반도체 장치에서, 상기 보디 영역은 상기 보디 컨택트가 형성 가능한 보디 컨택트 가능 영역을 갖고, 상기 게이트 전국은 상기 보디 컨택트 가능 영역이 노출하는 개구부를 가지며, 상기 적어도 1개의 보디 컨택트는 상기 보디 컨택트 가능 영역 상에 형성되는 게이트 전국 내 보디 컨택트를 더욱 포 합하고 있다.

본 발명에 따른 반도체 장치에서, 상기 제1 반도체 영역은 복수의 제1 반도체 영역을 포함하고 상기 제2 반도체 영역은 복수의 제2 반도체 영역을 포함하고 상기 보디부는 상기 복수의 제1 및 제2 반도체 영역미 미산 분리되도록 상기 복수의 제1 및 제2 반도체 영역 간에 형성되는 영역을 포함하고 상기 분리 전국은 상기 복수의 제1 및 제2 반도체 영역을 미산 분리하는 상기 보디부 상에 더욱 형성되어 있다.

본 발명에 따른 반도체 장치에서, 상기 보디부는 상기 제1 및 제2 반도체 영역의 게이트 폭 방향에서 인접하고 상기 보디 영역으로부터 게이트 길이 방향으로 연장하여 형성되는 영역을 포함하고, 상기 게이트 전국은 상기 제1 및 제2 반도체 영역에 게이트 폭 방향에서 인접한 상기 보디부 상을 상기 보디 영역 상으로부터 상기 게이트 길이 방향으로 더욱 연장하여 형성되며 상기 적어도 1개의 보디 컨택트는 상기 시이트 전국을 끼워 상기 제1 및 제2 반도체 영역과 평면 상 대항하는 상기 보디부의 영역 상에 형성되는 게이트 전국을 끼워 상기 제1 및 제2 반도체 영역과 평면 상 대항하는 상기 보디부의 영역 상에 형성되는 게이트 전국 외 보디 컨택트를 포함하고 있다.

본 발명에 따른 반도체 장치에서, 상기 보디 영역은 상기 보디 컨택트가 형성 가능한 보디 컨택트 가능 영역을 갖고, 상기 게이트 전국은 보디 컨택트 가능 영역이 노출하는 개구부를 가지며, 상기 적어도 1개 의 보디 컨택트는 상기 보디 컨택트 가능 영역 상에 더욱 형성되는 게이트 전국 내 보디 컨택트를 포함하 고 있다.

본 발명에 따른 반도체 장치에서, 상기 적어도 1개의 보디 컨택트는 상기 게이트 전국의 게이트 폭 방향의 일단의 연장선 상에 위치하는 상기 보디부 상에 형성되는 제1 보디 컨택트와, 상기 게이트 전국의 게이트 폭 방향의 타단의 연장선 상에 있는 상기 보디부 상에 형성되는 제2 보디 컨택트를 포함하고 있다.

본 발명에 따른 반도체 장치에서, 상기 보디 영역은 적머도 일부가 상총부에 형성되는 제1 보디 영역과, 하총부에 형성되는 제2 보디 영역을 갖으며, 상기 제2 보디 영역은 상기 제1 보디 영역의 제2 도전형의 불순물 농도보다도 높은 제2 도전형의 불순물 농도를 갖고 있다.

본 발명에 따른 반도체 장치에서, 상기 제1 반도체 영역은 제1 주영역과 제1 부분 반도체 영역을 갖고, 상기 제2 반도체 영역은 제2 주영역과 제2 부분 반도체 영역을 가지며, 상기 제1 및 제2 부분 반도체 영 역은 각각 제1 및 제2 반도체 영역 간에서 대향하는 상흥부의 일부 영역에 형성되며, 상기 제1 및 제2 부 분 반도체 영역은 각각 제1 및 제2 주영역보다 제1 도전형의 불순물 농도가 낮게 설정되며, 상기 제2 보 디 영역은 제1 및 제2 부분 보디 영역을 포함하고, 상기 제1 및 제2 부분 보디 영역은 상기 제1 및 제2 부분 반도체 영역의 일부 아래쪽으로 각각 상기 제1 및 제2 주영역과 계면을 접하여 형성되며, 상기 제1 및 제2 부분 보디 영역을 제외하는 상기 보디 영역이 있기 제1 보디 영역이 되며, 상기 제1 보디 영역은 상기 제1 및 제2 주영역과 계면을 접하는 일 없이 형성되며, 상기 제1 및 제2 부분 반도체 영역은 각각 상기 제1 및 제2 부분 보디 영역에서 상기 게이트 전국의 중심 방향으로 소정 거리 연장하여 형성되고 있

본 발명에 [다른 반도체 장치에서, 상기 제1 반도체 영역은 제1 주영역과 제1 부분 반도체 영역을 갖고, 상기 제2 반도체 영역은 제2 주영역과 제2 부분 반도체 영역을 가지며, 상기 제1 및 제2 부분 반도체 영 역은 각각 제1 및 제2 반도체 영역 간에서 대형하는 일부분의 영역에 상기 SDI총을 관통하며 형성되며, 상기 제1 및 제2 부분 반도체 영역은 각각 제1 및 제2 주영역보다 제1 도전형의 불순물 농도가 낮게 설정 되어 있다.

본 발명에 따른 반도체 장치에서, 상기 제1 반도체 영역은 제1 주영역과 제1 부분 반도체 영역을 갖고, 상기 제2 반도체 영역은 제2 주영역과 제2 부분 반도체 영역을 가지며, 상기 제1 및 제2 부분 반도체 영역을 각지며, 상기 제1 및 제2 부분 반도체 영역으로 형성되며, 상기 제1 및 제2 반도 체 영역은 각각 제1 및 제2 주영역보다 제1 도전형의 불순물 농도가 낮게 설정되며, 상기 제2 보디 영역은 상기 보디 영역의 하층부의 중심 영역에 상기 제1 및 제2 주영역과 계면을 접하는 일 없이 형성되고 있다.

본 발명에 따른 반도체 장치에서, 보디 전위를 고정하지 않은 보디 플로우팅 MOS 트랜지스터를 더욱 구비하고, 상기 SOI총은 제1 막 두메의 제1 영역과 상기 제1 막 두메보다도 얇은 제2 막 두메의 제2 영역을 갖고, 상기 MOS 트랜지스터는 상기 제1 영역 상에 형성되며, 상기 보디 플로우팅 MOS 트랜지스터는 상기 제2 영역 상에 형성되어 있다.

본 발명에 따른 기록 매체는 상기 기재된 반도체 장치의 설계 방법을 실행시키기 위한 프로그램이 기록되고 있다.

#### 발명의 구성 및 작용

<제1 실시 형태>

도 1은 본 발명의 제1 실시 형태인 반도체 장치의 설계 방법으로 설계된 FS 분리에 의한 SOI 구조의 NMOS 트랜지스터의 평면 구성을 나타낸 평면도이다. 또한,도 2는 도 1의 A-A 단면을 나타낸 단면도이다. 이 들의 도면에 나타낸 바와 같이, N형 드레인 영역(11), 소오스 영역(12)의 주변 인접 영역에 있는 보디부(13) 상에 FS 절연층(4)을 통해 FS 전극(5)이 형성된다. 여기서,보디부(13)는 드레인 영역(11), 소오스 영역(12) 간의 보디 영역(14) 및 보디 영역(14)으로부터 연장되어 형성되는 P형 영역을 의미한다.

보디 영역(14) 상 및 FS 전곡(5)의 일부 상에 게이트 전곡(6)이 형성된다. 게이트 전곡(6)은 보디 영역(14) 상에서는 게이트 산화막(10)을 통해 형성되며, FS 전곡(5)의 일부 상에서는 FS 절연총(4)을 통해 형성된다. 또한, 도 1 및 도 2에 도시하지 않았지만, 보디 컨택트는 FS 전곡(5)에 대해 평면 상의 외주에 위치하는 보디부(13) 상에 형성된다.

이러한 구조에 의해서, 드레인 영역(11), 소오스 영역(12) 및 게이트 길이 L, 게이토 폭 W의 게이트 전국(6)으로 이루머진 MOS 트랜지스터가 형성된다.

이러한 구조의 FS 분리에 의한 MOS 트랜지스터는 FS 전국(5)에 의한 분리 기능이 작동하고 있는 기간 동 안은 보디 영역(14)을 제외한 드레인 영역(11), 소오스 영역(12)의 외부 주변부의 보다부(13)로부터 보다 전위가 드레인 영역(11), 소오스 영역(12)에 직접 전달되는 일은 없다.

이러한 구조의 MOS 트랜지스터에서, 게이트 산화막 두께  $t_{\rm or}$ , 게이트 길이 L 및 게이트 푹 W의 게이트 용량 C는 하기에 나타낸 수학식 1로 결정한다.

$$C = K_{\rm e} \varepsilon_{\rm o} \frac{L \cdot W}{t_{\rm cav}}$$

한편, 보디 컨택트(16)로부터 보디 영역(14)에 이르는 고정 전위 전달 경로의 저항에 상당하는 보디부(13)의 보디 저항 R은 실질적으로는 게이트 전극(6) 하의 A-A 방향에서의 보디 영역(14)의 저항에 의해서 결정한다. 왜냐하면, 보디부(13)의 보디 영역(14) 이외의 영역은 게이트 길이 L에 비해서 충분히 큰 폭의 고정 전위 전달 경로로 되어 있기 때문에, 그 저항은 보디 영역(14)의 저항에 비해서 무시할 수 있는 레벨이기 때문이다.

따라서,  $\epsilon_0$ : 진공의 유전률,  $k_0$ : 게이트 산화막(10)의 비유전률,  $\rho$ : 보디 영역(14)의 비저항,  $t_{001}$ : S이후(3)의 막 두께  $t_{001}$ 로 하면, 하기에 도시한 수학식 2에서 보디 저항 R이 결정된다.

$$R = \rho \cdot \frac{W}{L \cdot t_{SOI}}$$

단, 정확히 말하면 수학식 2에서의 게이트 길이 L은 보디 영역(14)에서의 고정 전위 전달 경로의 게이트 전극(6)의 게이트 길이 방향의 길이, 수학식 2에서의 게이트 폭 W는 보디 영역(14)에서의 고정 전위 전달 경로의 게이트 전극(6)의 게이트 폭 방향의 길이가 된다. 여기서는 보디 영역(14)에서의 고정 전위 전달 경로의 게이트 폭 방향의 길이는 게이트 전극(6)의 게이트 푹 W와 거의 같고, 게이트 길이 방향의 길이는 게이트 전극(6)의 게이트 길이 L과 거의 같은 경우를 상정하여 수학식 2를 결정하고 있다.

수학식 1, 수학식 2에서 결정하는 게이트 용량 C(F), 보디 저항  $R(\alpha)$ 을 갖는 MOS 트랜지스터가 동작하는 클럭의 동작 주파수 f(hz)에 기초한 시뮬레이션 결과에 의해서 클럭의 동작 주파수 f가 500에는 이상의 고속 동작이 요구되는 경우라도 하기의 수학식 3에 나타낸 조건을 만족하면, MOS 트랜지스터가 만정적으로 동작하는 것을 말견하였다.

 $R \cdot C \cdot f \le 1$ 

수학식 3에 수학식 1, 수학식 2를 적용함으로써 수학식 3은 하기의 수학식 4로 변형할 수 있다.

$$R \cdot C \cdot f = \rho \cdot K_0 \cdot \varepsilon_0 \cdot \frac{W^2}{t_{QQ} \cdot t_{QQ}} \cdot f \le 1$$

따라서, 클럭의 동작 주파수 f가 결정될 때 수학식 4를 만족하는 게이트 폭 ♥, 게이트 산화막 두께 t∞ 및 SOI층 막 두께 t∞를 갖는 SOI 구조의 MOS 트랜지스터로 구성되는 회로는 고속 동작 시에서도 안정 동 작이 가능해진다.

예를 들면,  $\rho$ =0.08( $\Omega$  cm),  $K_0$ =3.9,  $\epsilon$ 0=8.86×10 $^{-1}$ (F/cm), f=10(GHz)일 때, 하기의 수학식 5에 나타낸 조건을 게이트 폭  $\Psi$ , 게이트 산화막 두께  $t_{ox}$  및 S이층 막 두께  $t_{ox}$ 를 만족하면 좋다.

$$\frac{W^2}{t_{OX} t_{SOI}} < \frac{1}{\rho \cdot K_0 \cdot c_0 f} = 3.6 \times 10^3$$

이 때, 게이트 산화막 두께  $t_{or}=0.007(z_m)$ , S이층 막 두께  $t_{oo}=0.1(z_m)$ 로 하면  $\{\Psi^<2.52\}$  즉,  $\{\Psi<1.59(z_m)\}$ 가 되는 제약 조건 1을 만족하면 좋다.

단지, 도 3에 도시한 바와 같이 게이트 폭 ₩ 방향에서의 게이트 전국(6) 양측의 보디부(13) 상에 각각 보디 컨택트(16A, 16B)를 설치한 경우, 보디 컨택트(16A)촉과 보디 컨택트(16B)측에서 보디 영역(14)에서의 고정 전위 전달 경로가 2분할되기 때문에, 게이트 푹 ₩/2의 2개의 보디 영역 각각에서 수학식 1 ~ 수학식 4를 적용할 수 있다. [따라서, {(₩/2) < 1.59(κm)}가 되는 제약 조건 2을 만족하면 좋고, 최대 허용의 게이트 폭 ₩를 제약 조건 1의 경우의 2배로 할 수 있다.

도 4는 본 발명의 제1 실시 형태인 반도체 장치의 설계 방법의 처리 순서를 나타낸 플로우차트미다. 도 4를 참조하여, 우선 단계 SI에서 클럭의 동작 주파수 f(≥500kk)를 설정한다. 그리고, 단계 S2에서 게이트 산화막 두께 t。 및 SDI총 막 두께 t。 등의 게이트 푹 ♥ 미외의 파라미터를 결정한다.

계속해서, 단계 S3에서 수학식 4를 적용하여 R·C·f<1을 만족하는 최대 허용 게이트 폭 W<sub>PP</sub>를 구한다.

그리고, 단계 S4에서 최대 허용 게이트 푹 앀↔를 만족한 MOS 트랜지스터를 포함하는 레이아웃 패턴을 생성하여 반도체 장치를 설계한다.

이와 같이, 제1 실시 형태의 반도체 장치의 설계 방법은 {R·C·f·< 1}을 이용하여 장치 설계를 행하고 있기 때문에, 설계자는 시행 착오에 상관없이 객관적 인식에만 기초해서 장치가 동작해야 할 주파수에 대 해 확실하게 안정 동작시킬 수 있는 반도체 장치를 항상 얻을 수 있다. 즉, {R·C·f<1}에 의해서 소정 의 주파수에 대해 안정 동작이 가능한 최대 허용 게이트 푹 씨로를 정확하게 인식할 수 있는 효과를 발휘

또, 도 4에서 도시한 플로우차트에서는 게이트 폭 W를 최종적인 허용치(최대 허용 게이트 폭 Wuss)를 구하는 파라미터로 했지만, {R·C·f < 1}을 만족하는 파라미터면 어느 것이나 허용치를 구하는 파라미터로할 수 있으며, 더욱 2개 이상의 파라미터의 조합의 허용치 등에도 적용할 수 있는 것은 물론이다.

- 도 5는 제1 실시 형태의 반도체 장치의 설계 방법을 자동적으로 실행하는 레이아웃 패턴 생성 장치를 나타낸 블럭도이다. 도 5에 도시한 바와 같이, 레이아웃 패턴 생성 장치(100)는 회로 데이타(D1) 및 설정용 파라미터(D2)를 받는다. 또, 설정용 파라미터(D2)는 클럭의 동작 주파수 1와 게이트 산화막 두께 tæ 및 SDI층 막 두께 two 등의 게이트 폭 및 DI외의 파라미터를 의미한다.

레이아용 패턴 생성 장치(100)는 내부의 기록 매체(101)에 기록된 레이아용 패턴 생성 프로그램을 실행할 수 있는 컴퓨터로서의 기능을 갖고 있다. 레이아운 패턴 생성 프로그램은 제1 실시 형태의 경우, 도 4의 단계 S1, 단계 S2와 마찬가지로 설정해야 할 클럭의 동작 주파수 f, 게이트 폭 W 이외의 파라미터를 부여 하는 단계와, 도 4의 단계 S3 및 단계 S4와 동일한 처리를 행하는 단계를 기록한 프로그램이 된다.

또, 제1 실시 형태에서는 FS 분리 구조의 MOS 트랜지스터의 설계 방법에 대해 설명했지만, 도 6에 도시한 바와 같은 H형 게이트 구조의 설계 방법에도 적용할 수 있다. 내게이트 전국(26)의 좌우의 'I'에 의해서 바와 같은 H형 게이트 구조의 설계 방법에도 적용할 수 있다. 내게이트 전국(26)의 좌우의 'I'에 의해서 드레인 영역(11) 및 소오스 영역(12)에 게이트 폭 W 방향으로 민접하여 형성되는 보디부(23)와 드레인 영 역(11) 및 소오스 영역(12)를 전기적으로 분리하고 중앙의 '-'가 본래의 MOS 트랜지스터의 게이트 전국으 로서 기능한다.

따라서, H 게이트 전국(26)을 통해 드레인 영역(11) 및 소오스 영역(12)과 대향하는 위치의 보디부(23) 상에 보디 컨택트(16)를 형성한 경우에도 보디 컨택트(16)로부터 얻어진 보디 전위가 드레인 영역(11), 소오스 영역(12)에 직접 전달되는 일은 없다.

이와 같이, 제1 실시 형태의 SOI 구조의 MOS 트랜지스터는 보디 전위 고정에 있어서, 게이트 폭 W, 게이트 스 및 SOI층 막 두께 two가 [식 3(식 4)]을 만족하도록 설계하고 있기 때문에, 고속 동작 시에서도 동작 속도가 변동하지 않은 안정 동작이 가능한 반도체 장치를 얻을 수 있다.

이 때, 수학식 3을 만족하는 범위에서 최대의 게이트 폭 ♥를 설정함으로써 안정된 동작이 가능한 범위에

서 최고의 속도로 동작하는 SDI 구조의 MOS.트랜지스터를 얻을 수 있다.

또, 수학식 3의 클럭의 동작 주파수 1는, 제1 실시 형태의 SOI 구조의 MOS 트랜지스터가 CPU, DSP, 통신용 칩 등의 동기형 논리 회로에 미용되는 경우는 동작 주파수, 클럭 주파수, 발진 주파수 등을 의미하고 DRAM, SRAM 등의 반도체 기억 장치에 미용되는 경우는 동작 주파수, 클럭 주파수, 억세스 시간의 역수 등을 의미한다.

<제2 실시 형태>

제1 실시 형태와 마찬가지로 해서, 수학식 1, 수학식 2에서 결정하는 게이트 용량 C(F), 보디 저항  $R(\Omega)$ 을 갖는 DT MOS트랜지스터 I단위에 요구하는 신호 전파 지연 시간  $t_{co}(s)$ 에 기초하는 시뮬레이션 결과에 의해서 신호 전파 지연 시간  $t_{co}$ 가 50ps 이하의 고속 동작 시에서도 하기의 수학식 6에 도시한 조건을 만족하면 DT MOS트랜지스터가 안정적으로 동작하는 것을 발견하였다.

$$\frac{R \cdot C}{I_{pd}} \le 1$$

예를 들면,  $\rho$ =0.08( $\Omega$  · cm),  $K_0$ =3.9,  $\epsilon_0$ =8.86×10 $^{-4}$ (F/cm),  $t_{ee}$ =50( $\rho$ s)일 때, 하기의 수학식 7에 나타낸 조건을 게미트 폭 W, 게이트 산화막 두께  $t_{ee}$  및 SOI총 막 두께  $t_{eo}$ 가 만족하면 좋다.

$$\frac{W^2}{t_{ON}^{*I}_{SOI}} < \frac{t_{pd}}{\rho \cdot K_0 \cdot \epsilon_0} = 1.8 \times 10^3$$

이 때, 게이트 산화막 두께  $t_{oc}=0.007(\mu m)$ 로 하면 SOI층 막 두께  $t_{ool}=0.1(\mu m)$ 로 하면,  $\{\vec{w}\in\{1.26\}\}$  즉,  $\{\vec{w}\in\{1.12(\mu m)\}\}$ 가 되는 제약 조건 3을 만족하면 좋다.

단지, 보디부의 게이트 폭♥ 방향에서의 게이트 전국의 양촉의 보디부에서 게이트 전국과 보디부를 단락 시킨 경우, 제1 실시 형태와 동일하고 보디 영역(14)에서의 고정 전위 전달 경로는 2분할되기 때문에, {(♥/2) <1.12(≠m)}가 되는 제약 조건 4를 만족하면 좋고 최대 허용의 게이트 폭 ♥를 제약 조건 3인 경우 의 2배로 할 수 있다.

또, 제2 실시 형태의 DTMOS는 게이트 전국(6)과 보디부를 단락하는 이외는 도 1 및 도 2에서 나타낸 것과 마찬가지의 구조를 나타내고 있으며, 도 6에 도시한 바와 같은 H형 게이트 구조에도 적용할 수 있다.

도 7은 제2 실시 형태의 반도체 장치의 설계 방법의 처리 순서를 나타낸 플로우차트이다.

도 7을 참조하며, 우선 단계 S11에서 DT MOS트랜지스터 1단위에 요구하는 신호 전파 지연 시간 t∞(≤50 ps)를 설정한다. 그리고, 단계 S12에서 게이트 산화막 두께 t₀ 및 S이층 막 두께 t₀ 등의 게이트 폭 ♥ 이외의 파라미터를 결정한다.

계속해서, 단계 S13에서 수학식 7을 적용하며 (R·C)/tm<1을 만족하는 최대 허용 게이트폭 Wing를 구한다.

그리고, 단계 S14에서 최대 허용 게이트 폭 때를 만족한 DT MOS트랜지스터를 포함하는 레이아웃 패턴율 생성하여 반도체 장치를 설계한다.

이와 같이, 제2 실시 형태의 반도체 장치의 설계 방법은  $\{(R\cdot C) / t_{\infty} < 1\}$ 을 미용하여 장치 설계를 행하고 있기 때문에, 설계자는 시행 착오에 상관없이 객관적 인식에만 기초해서 요구되는 신호 전파 지연시간에 대해 확실하게 안정 동작시킬 수 있는 반도체 장치를 항상 얻을 수 있다. 즉,  $\{(R\cdot C) / t_{\infty} < 1\}$ 에 의해서 소정의 신호 전파 지연 시간에 대하며 안정 동작이 가능한 최대 허용 게이트 폭  $\P_{\mu\nu}$ 를 정확하게 인식할 수 있다고 하는 효과를 발휘한다.

이와 같이, 제2 실시 형태의 SDI 구조의 DT MOS트랜지스터는 보디 전위 고정에 있어서, 게이트 폭  $\mathbb{R}$ , 게이트 산화막 두께  $\mathbf{t}_\sigma$  및 SDI총 막 두께  $\mathbf{t}_{\sigma}$ 가 [식  $\mathbf{6}$ (식  $\mathbf{7}$ )]을 만족하도록 설계하고 있기 때문에, 고속 동작 시에서도 동작 속도가 변동하지 않은 안정 동작이 가능한 반도체 장치를 얻을 수 있다.

또, 도 7에서 도시한 플로우차트에서는 게이트 폭 #를 최증적인 허용치(최대 허용 게이트 폭 \mu\_z)를 구하는 파라미터로 하였지만, {R·C·f < 1}을 만족하는 파라미터면 어느 것이나 허용치를 구하는 파라미터로할 수 있으며, 더욱이 2개 이상의 파라미터의 조합의 허용치 등에도 적용할 수 있는 것은 물론이다.

이 때, 수학식 6을 만족하는 범위에서 최대의 게이트 폭 W를 설정함으로써 요구되는 신호 전파 지연 시간 two가 50ps 이하의 고속 동작 시에도 안정된 동작이 가능한 범위에서 최고의 속도로 동작하는 SOI 구조의 DT MOS트랜지스터를 얻을 수 있다.

제2 실시 형태에서도 제1 실시 형태와 마찬가지이며 도 5에서 나타낸 레이아웃 패턴 생성 장치에 의한 레이아웃 패턴 데이타(D3)의 자동 생성이 가능하다. 단지, 제2 실시 형태에서의 설정용 파라미터 D2는 신호 전파 지면 시간 tgs가, 게이트 산화막 두께 tg 및 SDI총 막 두께 tsol 등의 게이트 폭 및 DI와의 파라미터를 의미한다.

제2 실시 형태에서 기록 매체(101)에 기록되는 레이아웃 패턴 생성 프로그램은 도 6의 단계 S11, 단계 S12와 마찬가지로 설정하여야 할 신호 전파 지연 시간 tm, 게미트 폭 W 미외의 파라미터를 부여하는 단계와, 도 7의 단계 S13 및 S14과 동일한 단계를 기록한 프로그램이 된다.

[[마라서, 레이마웃 패턴 생성 장치(100)는 부여된 회로 데이타(D1) 및 설정용 파라미터(D2)에 기초하여 {(R·C) / ttm < 1}을 만족한 DT MOS트랜지스터를 포함하는 레이마웃 패턴 데이타 DS를 자동 생성할 수 있다.

<제3 실시 형태>

제1 실시 형태 및 제2 실시 형태 각각에서, 보디 전위를 고정하여 안정 동작이 가능한 SOI 구조의 (DT)MOS 트랜지스터에서의 게이트 폭 W, 게이트 산화막 두께  $t_{o}$ , 및 SOI층 막 두께  $t_{eol}$ 의 제약 조건을 나타냈지만, 게이트 폭 W를 보다 크게 설정 가능하게 하기 때문에, 수학식 3 혹은 수학식 W6 외의 파라미터의 개선을 꾀하고 구조적인 연구를 더한 것이 제3 실시 형태 이후의 실시 형태이다.

도 8 및 도 9는 각각 본 발명의 제3 실시 형태인 SOI 구조의 MOS 트랜지스터의 단면 구조를 나타낸 단면 도이다. 또,도 8은 도 1에서 나타낸 평면 구조의 A-A 단면에 상당하고 도 9는 B-B 단면에 상당한다.

도 9에 도시한 바와 같이, S이총(3)을 관통하여 드레인 영역(11) 및 소오스 영역(12)이 선택적으로 형성 된다. 그리고, 드레인 영역(11), 소오스 영역(12) 간 상에 게이트 산화막(10)을 통해 게이트 전극(6)이 형성되며 게이트 전극(6)의 측면에 측벽(15)이 형성된다.

드레인 영역(11)에서 측벽(15) 아래쪽으로 위치하며 S이층(3)의 상부에 형성되는 부분 드레인 영역(11A)의 N형 불순물 농도(N<sup>1</sup>)는 저농도로, 그 미외의 영역의 N형 불순물 농도(N<sup>1</sup>)는 고농도로 설정되며 있다. 마찬가지로, 소오스 영역(12)에서 촉벽(15) 아래쪽으로 위치하며 S이층(3)의 상부에 형성되는 부분 소오스 영역(12A)의 N형 불순물 농도(N<sup>1</sup>)는 고농도로 설정되어 있다.

한편, 게이트 전국(6) 하측의 SOI층(3)에서 상총부의 보디 영역(14A)의 P형 불순물 농도( $\mathbb P$ )는 저농도로 설정되며, 하층부의 보디 영역(14B)의 P형 불순물 농도( $\mathbb P$ )는 보디 영역(14A)보다 고농도로 설정된다.

미와 같이, 측벽(15) 아래쪽으로 위치하며 SDI층(3)의 하층 영역에 형성되는 보디 영역(14B)의 불순물 농도를 보디 영역(14A)의 불순물 농도[통상의 보디 영역(14)에 미용하는 불순물 농도]보다 높게 설정함으로써, 수학식 2의 보디부(13)의 비저항ρ를 저하시킬 수 있다.

도 10의 그래프에 도시한 바와 같이, 보디 영역(14A)의 불순물 농도의 10배의 불순물 농도로 보디도 10의 그래프에 도시한 바와 같이, 보디 영역(14B)의 비저항은 보디 영역(14A)의 1/10이 된다. 이 때, 보디부(13)의 영역(14B)을 형성하면, 보디 영역(14A)의 비저항은 무시할 수 있기 때문에, 보디 영역(14B)의 비저항  $ho_\infty$ 로 결정한다. 단지, SOI층 막 두께  $t_\infty$ 로 대체하여 보디 영역(14B)의 막 두께  $t_\infty$ 를 채용할 필요가 있다.

[나라서, 제1 실시 형태의 수학식 5는 하기의 수학식 8로 변형할 수 있다.

$$\frac{|W^2|}{I_{CO}I_{PB}} \leq \frac{1}{\rho_{PB}K_0 \epsilon_0 f}$$

예를 들면, 보디 영역(14B)의 비저항 $\rho_{col}=0.008(\Omega_{col})$ , 보디 영역(14B)의 막 두께  $t_{col}=0.02(\mu m)$ 로 다른 조건이 제1 실시 형태과 마찬가지이며,  $K_0=3.9$ ,  $\epsilon_0=8.86\times 10^{-11}(F/cm)$ ,, f=10(GHz), 게이트 산화막 두께  $t_{col}=0.007(\mu m)$ 의 경우,  $\{\Psi<5.0\}$  즉  $\{\Psi<2.23(\mu m)\}$ 가 되는 제약 조건 5를 만족하면 좋다.

제약 조건 1과 제약 조건 5와의 비교로부터, 제3 실시 형태의 구조는 제1 실시 형태의 구조에 비교해서 최대 실현 가능한 게이트 푹 W를 1.4배 정도 넓게 형성할 수 있는 것을 알 수 있다.

[[다라서, tem>Xemax를 만족하도록 보다 영역(144)을 형성하면 좋다. 또, Ke : 실리콘의 비유전률, Ne : 보다 영역(144)의 불순물 농도, φ●(inv) : 채널 형성 시의 에너지 포텐셜로 하면 최대 공간총폭 Xemax는 하기의 수학식 9에서 결정한다.

$$x_{\text{shear}} = \sqrt{\frac{2 \cdot K_{S} \cdot \epsilon_{0} \cdot \phi_{S}(inv)}{q N_{A}}}$$

제3 실시 형태의 구조를 제2 실시 형태의 DTMOS를 구조로 적용한 경우, 제2 실시 형태의 수학식 7은 하기의 수학식 10으로 변경할 수 있으며, 제1 실시 형태에 적용한 경우와 마찬가지로 최대 실현 가능한 게미트 폭 W를 넓게 할 수 있다.

$$\frac{|W^2|}{t_{ON} t_{p0}} < \frac{t_{pd}}{\rho_{p0} K_0 c_0}$$

도 8 및 도 9에서 도시한 제3 실시 형태의 구조의 제조 방법에 대해 진술한다. 무선, FS 절연총(4), FS 전국(5) 및 게이트 전국(6) 형성 전의 단계에서 S이총(3)의 하층부에 P형 불순물을 주입하고, 불순물 농도가 P° 반도체 영역을 형성한다. 그 후, 기존의 방법으로 FS 절연총(4), FS 전국(5), 게이트 전국(6),

드레인 영역(11), 소오스 영역(12) 및 촉벽(15)을 형성함으로써 제3 실시 형태의 구조를 얻는다.

또, P형 불순물의 주입 시에 S이층(3)의 하층부에 형성된 불순물 농도 P<sup>9</sup>의 반도체 영역은 S이층(3)을 관통하는 드레인 영역(11) 및 소오스 영역(12)의 형성 시에 드레인 영역(11), 소오스 영역(12)이외의 영역만 잔존하고 잔존한 영역이 보디 영역(14B)가 된다.

# <제4 실시 형태>

도 11은 본 발명의 제4 실시 형태인 SOI 구조의 MOS 트랜지스터의 단면 구조를 나타낸 단면도이다. 또, 도 11은 도 1에서 나타낸 평면 구조의 B-B 단면에 상당한다.

도 11에 도시한 바와 같이, 게이트 전극(6)의 촉면에 촉벽(15)이 형성된다. 드레인 영역(11)에서 촉벽(15) 전체 및 게이트 전극(6)의 일부 마래쪽으로 위치하고, SOI총(3)의 상출부에 형성되는 부분 드레 인 영역(11B)의 k형 불순물 농도(N)는 저농도로, 그 미외의 영역의 k형 불순물 농도(N)는 고농도로 설 정되어 있다. 마찬가지로, 소오스 영역(12)에서 촉벽(15) 전체 및 게이트 전극(6)의 일부 마래쪽으로 위 치하며 SOI총(3)의 상총부에 형성되는 부분 소오스 영역(12B)의 k형 불순물 농도(N)는 저농도미며, 그 미외의 영역의 k형 불순물 농도(N)는 고농도로 설정되어 있다.

한편, 게이트 전국[6; 흑벽(15)] 하흑의 SOI총(3)에서 흑벽(15)의 아래쪽으로 위치하는 영역이 보디 영역(14D)이 되며, 게이트 전국(6) 아래쪽으로 위치하는 영역이 보디 영역(14C)이 된다. 보디 영역(14C)의 P형 불순물 농도(P)는 저농도로 설정되며, 보디 영역(14D)의 P형 불순물 농도(P)는 보디 영역(14C)보다고농도로 설정된다. 따라서, 드레인 영역(11) 및 소오스 영역(12)의 N 영역과의 PN 접합면은 전부 보디 영역(14D)에 의해서 형성된다.

부분 드레인 영역(11B) 및 부분 소오스 영역(12B)은 촉벽(15)의 아래쪽으로 더해서, 게이트 전국(6)의 일 부의 아래쪽에도 형성되는 만큼, 보디 영역(14D)보다 게이트 전국(6)의 중심 방향으로 길이 dl 연장되어 형성되다

또, FS 절면총(4), FS 전극(5), 게미트 전극(6) 및 촉벽(15)의 구성은 도 8 및 도 9에서 도시한 제3 실시 형태의 구조와 마찬가지이다.

이와 같이, 측벽(15) 이래쪽으로 위치하여 S이흥(3)의 하홍부에 형성되는 보디 영역(14D)의 불순물 농도를 보디 영역(14C)의 불순물 농도[통상의 보디 영역(14)에 이용하는 불순물 농도]보다 높게 설정함으로써, 수학식 2의 보디부(13)의 비저항ρ를 저하시킬 수 있다.

그 결과, 제4 실시 형태의 구조는 제3 실시 형태와 마찬가지미며, 제1 실시 형태의 구조에 비교하며 최대 실현 가능한 게미트 폭 ₩를 넓게 할 수 있다.

또한, 드레인 영역(11) 및 소오스 영역(12)의 N 영역과의 PN 접합면은 전부 보디 영역(14D)에 의해서 형성되기 때문에, 드레인 영역(11) 혹은 소오스 영역(12)의 N 영역으로부터의 공간층의 신장을 억제할 수있으며 펀치 드루에 강한 구조가 실현한다.

또한, 부분 드레민 영역(11B) 및 부분 소오스 영역(12B)은 보디 영역(14D)에서 게이트 전극(6)의 중심 방향으로 길이 di 연장되어 형성되기 때문에, 보디 영역(14D)의 비교적 높은 물순물 농도 P<sup>9</sup>가 채널 형성 시의 MOS 트랜지스터의 전류 특성에 악영향을 미치는 일도 없다.

도 11에서 도시한 제4 실시 형태의 구조의 제조 방법을 설명한다. 우선, 게이트 전극(6) 형성 후 축벽(15) 형성 전의 단계에서 도 12에 도시한 바와 같이, 불순물 농도가 P의 SDI총(3)에 대해 게이트 전극(6)을 마스크로서 P형 불순물 이온(31)을 수직으로 주입(예를 들면, 도우즈량  $5 \times 10^{5}$ /cm의 붕소물 30KeV의 주입 에너지로 이온 주입)하며 P<sup>0</sup>형 반도체 영역(24, 25)을 형성함과 동시에, N형 불순물 이온(32)을 경사 회전 주입하여 N형 중도 드레인 영역(21) 및 중도 소오스 영역(22)을 형성한다. 중도 드레인 영역(21) 및 중도 소오스 영역(22)을 형성한다. 중도 드레인 영역(21) 및 중도 소오스 영역(22)은 N형 불순물 미온(32)을 경사 회전 주입하는 만큼, 반도체 영역(24, 25)에 비교하며 게이트 전극(6)의 중심 방향으로 연장하여 형성된다.

그리고, 축벽(15) 형성 후에 게이트 전극(6) 및 촉벽(15)을 마스크로 해서 다시 N형 불순물을 주입함으로 써 도 11에서 도시한 구조를 얻는다.

또, P형 불순물의 주입 시에 SDI층(3)의 하층부에 형성된 불순물 농도 P<sup>9</sup>의 반도체 영역(24, 25)은 SDI층(3)을 관통하는 드레인 영역(11) 및 소오스 영역(12)의 형성 시에 드레인 영역(11), 소오스 영역(12) 미외의 영역만 잔존하고 잔존한 영역이 보디 영역(14D)이 된다.

#### <제5 실시 형태>

도 13은 본 발명의 제5 실시 형태인 SOI 구조의 MOS 트랜지스터의 단면 구조를 나타낸 단면도이다. 또, 도 13은 도 1에서 도시한 평면 구조의 B-B 단면에 상당한다.

도 13에 도시한 바와 같이, 게이트 전극(6)의 측면에 측벽(15)이 형성된다. 드레인 영역(11)에서 흑벽(15) 아래쪽으로 위치하여 S이흥(3)을 관통하여 형성되는 부분 드레인 영역(11C)의 N형 불순물 농도(N)는 저농도로, 그 이외의 영역의 N형 불순물 농도(N)는 고농도로 설정되어 있다. 마찬가지로, 소오스 영역(12)에서 측벽(15) 아래쪽으로 위치하여 S이흥(3)을 관통하는 부분 소오스 영역(12C)의 N형 불순물 농도(N)는 저농도이며, 그 이외의 영역의 N형 불순물 농도(N)는 고농도로 설정되어 있다.

한편, 게미트 전국(6) 아래쪽의 SOI총(3)에서 상총부의 보디 영역(14E)의 P형 불순물 농도(P)는 저농도

로 설정되며, 하층부의 보디 영역(14F)의 P형 불순물 농도(P°)는 보디 영역(14E)보다 고농도로 설정된다. 또, FS 절연층(4), FS 전국(5), 게이트 전국(6) 및 측벽(15)의 구성은 도 8 및 도 9에서 도시한 제3 실시 형태의 구조와 마찬가지이다.

이와 같이, 게이트 전국(6) 아래쪽으로 위치하며 SOI총(3)의 하총부에 형성되는 보디 영역(14F)을 상총부에 형성되는 보디 영역(14E)보다 높은 불순물 농도로 설정합으로써, 수학식 2에서의 보디부(13)의 비저항 ρ를 저하시킬 수 있다. 그 결과, 제5 실시 형태의 구조는 제1 실시 형태의 구조에 비교하며 최대 실현 가능한 게이트 폭 ₩를 넓게 할 수 있다.

또한, 부분 드레인 영역(11C) 및 부분 소오스 영역(12C)을 SDI총(3)을 관통하며 형성함으로써, 드레인 영역(11) 및 소오스 영역(12)의 N $^{1}$  영역과 보디 영역(14F)의 P $^{2}$  영역에 의한 PN 접합면이 전혀 형성되지 않기 때문에 접합 누설(junction leakage)을 억제할 수 있다.

도 13에서 도시한 제5 실시 형태의 구조의 제조 방법에 대해 진술한다. 우선, 게이트 전국(6) 형성 전의 단계에서 SDI총(3)의 하총부에 P형 불순물을 주입하여 불순물 농도 P<sup>9</sup>의 반도체 영역을 형성한다.

그리고, 게이트 전극(6) 형성 후 측벽(15) 형성 전의 단계에서 불순물 농도 P의 SOI총(3)에 대해 게이트 전극(6)을 마스크로서 N형 불순물을 경사 회전 이온 주입하여 N 형 중도 드레인 영역 및 중도 소오스 영 역을 형성한다. 이 때, 주입 에너지를 제4 실시 형태의 제조 시보다도 강하게 해서 SOI총(3)을 관통하도 록 중도 드레인 영역 및 중도 소오스 영역을 형성함과 동시에, 이온 주입 시의 경사 회전 각도를 제4 실 시 형태의 제조 시보다도 수직 방향으로 변경한다.

따라서, P형 불순물의 주입 시에 SDI총(3)의 하촌부에 형성된 불순물 농도  $P^{\circ}$ 의 반도체 영역 중 중도 드 레인 영역, 중도 소오스 영역이외의 영역만 잔존하고 잔존한 영역이 보디 영역(14B)이 된다.

그리고, 측벽(15) 형성 후에 게이트 전국(6) 및 측벽(15)을 마스크로서 다시 N형의 불순물을 주입함으로 써 도 13에서 도시한 구조를 얻는다.

#### <제6 식사 현태>

도 14는 본 발명의 제6 실시 형태인 SOI 구조의 MOS 트랜지스터의 단면 구조를 나타낸 단면도이다. 또, 도 14는 도 1에서 도시한 평면 구조의 8-8 단면에 상당한다.

도 14에 도시한 바와 같이, 게이트 전극(6)의 측면에 측벽(15)이 형성된다. 드레인 영역(11)에서 측벽(15) 아래쪽으로 위치하며 S이층(3)의 상총부에 형성되는 부분 드레인 영역(11A)의 N형 불순물 농도(N)는 저농도로, 그 이외의 영역의 N형 불순물 농도(N)는 고농도로 설정되어 있다. 마찬가지로, 소오스 영역(12)에서 촉벽(15) 아래쪽으로 위치하여 S이층(3)의 상흥부에 형성되는 부분 소오스 영역(12A)의 N형 불순물 농도(N)는 저농도이며, 그 이외의 영역의 N형 불순물 농도(N)는 고농도로 설정되어 있다.

한편, 게이트 전국[6 ; 촉벽(15)] 하촉의 SOI총(3)에서 게이트 전국(6)의 바로 아래에 위치하며 SOI총(3) 의 하총부에 형성되는 영역이 보다 영역(14H)이 되며, 그 이외의 영역이 보다 영역(146)이 된다. 보다 영역(14G)의 P형 불순물 농도(P´)는 저농도로 설정되며, 보다 영역(14H)의 P형 불순물 농도(P˚)는 보다 영역(14G)보다 고농도로 설정된다.

또, FS 절연총(4), FS 전국(5), 게이트 전국(6) 및 흑벽(15)의 구성은 도 8 및 도 9에서 도시한 제3 실시 형태의 구조와 마찬가지이다.

이와 같이, 게이트 전극(6)의 바로 마래에 위치하여 S이층(3)의 하층부에 형성되는 보디 영역(14H)를 보디 영역(146)보다 높은 불순물 농도로 설정함으로써, 수학식 2에서의 보디부(13)의 비저항호를 저하시킬수 있다. 그 결과, 제6 실시 형태의 구조는 제1 실시 형태의 구조에 비교해서 최대 실현 가능한 게이트폭 빠를 넓게 할 수 있다.

또한, P<sup>®</sup>형 보디 영역(14H)를 게이트 전극(6)의 바로 아래에 위치하는 SDI총(3)의 하층부에만 형성하기때문에, 드레인 영역(11) 및 소오스 영역(12)의 N<sup>®</sup> 영역과 보디 영역(14H)의 P<sup>®</sup> 영역에 의한 PN 접합면이 전혀 형성되지 않기 때문에 정선 누설을 억제할 수 있다.

도 14에서 도시한 제6 실시 형태의 구조의 제조 방법에 대해 진술한다. 우선, 도 15에 도시한 바와 같이 게이트 전국(6) 형성 후 측벽(15) 형성 전의 단계에서 전면에 P형 불순물 미온(31)을 주입한다.

이 때, 게이트 전극(6) 통해서 이온 주입된 P형 불순물만이 보다부(13)의 하층부에 주입되며, 게이트 전 극(6)을 통과하지 않고서 이온 주입된 P형 불순물은 S이층(3)을 통과하여 S이층(3) 하의 매립 산화막(2; 도시하지 않음)에 주입되도록 한다. 예를 들면, S이층 막 두께 t<sub>sor</sub>=100(nm), 게이트 전극(6)의 막 두께 t<sub>sor</sub>=200(nm)일 때, 주입 에너지 120(KeV), 도우즈량 1×1014/nm 정도로 봉소를 이온 주입하면 좋다.

다음에, SOI총(3)에 대해 게이트 전국(6)을 마스크로서 N형 불순물 이온을 주입하여 N형 중도 드레인 영역 및 중도 소오스 영역을 형성한다.

그리고, 측벽(15) 형성 후에 게이트 전극(6) 및 측벽(15)을 마스크로 해서 다시 N형 불순물을 주입함으로 써 도 14에서 도시한 구조를 얻는다.

#### <제? 실시 형태>

도 16은 본 발명에 제? 실시 형태인 SOI 구조의 MOS 트랜지스터의 단면 구조를 나타낸 단면도이다. 도

16에 도시한 바와 같이, 막 두께 t1의 SOI총(3A)의 보디 고정 트랜지스터 영역(A1)에 보디 전위가 고정된 트랜지스터(DTMDS을 포함한다)가 형성되며, 막 두께 t2(<t1)의 SOI총(3B)의 보디 플로우팅 트랜지스터 영역(A2)에 보디가 플로우팅 상태의 트랜지스터가 형성된다.

SOI층(3A)의 막 두)에 t1은  $t_{eol}$  = 1로 할 때에 [식 4(혹은 식 6)]를 만족하여 원하는 게이트 폭  $\Psi$ 가 형성 가능한 정도로 설정되며, SOI층(3B)의 막 두)에는 동작 시에 보디 영역(14)이 완전 공지화 상태가 되도록 설정한다.

이러한 구조의 제7 실시 형태에서, 보디 고정 트랜지스터 영역 A1에 형성되는 SDI 구조의 MOS 트랜지스터 는 원하는 게이트 푹 W에서 안정 동작이 가능해진다.

한편, 보디 플로우팅 트랜지스터 영역(A2)에 형성되는 SOI 구조의 MOS 트랜지스터는 동작 시에 보디 영역(14)이 완전 공핍화 상태가 되기 때문에, S 팩터(Subthreshold factor)가 좋은 전기 특성을 얻을 수 있다. 따라서, 보디 플로우팅 트랜지스터 영역(A2)에 동작 속도가 불안정한 MOS 트랜지스터를 이용하며 도 문제가 없는 회로를 형성하면, S 팩터가 좋은 전기 특성이 얻어지는 만큼 유효가 된다.

#### <실시 형태 &

도 17은 본 발명의 제8 실시 형태인 SOI 구조의 MOS 트랜지스터의 평면 구조를 나타낸 평면도이다.

도 17에 도시한 바와 같이, 드레인 영역(11), 소오스 영역(12)을 평면 상 툴러싸서 FS 전국(5)이 형성되며, 드레인 영역(11), 소오스 영역(12) 간 및 FS 전국(5)의 일부 상에 게이트 전국(6A)이 형성된다.

게이트 전국(6A)은 드레인 영역(11), 소오스 영역(12) 간의 영역 상에서 2개의 프레임부(61, 62)를 갖고있으며, 프레임부(61, 62)의 개구부에 보디 영역(14)이 노출하고 있다. 프레임부(61, 62) 내 각각의 보디 영역(14) 상에 보디 컨택트(16, 16)를 설치하고 있다. 도 17에서 게이트 폭 ♥ 방향에서의 FS 전국(5)으로부터 프레임부(61)까지의 거리가 ♥1, 프레임부(61, 62) 간의 거리가 ♥2, FS 전국(5)으로부터 프레임부(62)까지의 거리가 ₩3가 되고 있다.

또, FS 전국(5)의 외부 주변부에 존재하는 보디부(13)에서도 게이트 전국(6A)의 양 단의 연장선 상에도 보디 컨택트(16, 16)가 형성되며, 이들 보디 컨택트(16)는 FS 전국(5)을 끼워 드레인 영역(11) 및 소오스 영역(12)과 평면 상 대항하는 위치에 존재한다. 또한, 도 17의 최외각의 외주선 나는 SOI층이 LOCOS 등 으로 절면 분리되는 경계선을 나타내고 있다.

또한, 게이트 전극(A6) 형성 방향의 단면 구조는 도 1에서 도시한 제1 실시 형태의 단면 구조와 마찬가지이며, 드레인 영역(11), 소오스 영역(12) 형성 방향의 단면 구조는 도 9, 도 11, 도 13, 도 14, 도 21 등으로 도시한 구조와 마찬가지이다. 또한, 제8 실시 형태의 MOS 트랜지스터는 제1 실시 형태에서 나타낸보디 고정 전위 MOS 트랜지스터에서도 제2 실시 형태에서 나타낸 DT MOS트랜지스터 중 머느쪽이나 좋다.

이러한 평면 구조의 제8 실시 형태의 MOS 트랜지스터는 게이트 전국(6A)의 프레임부(61, 62) 내에 보다 컨택트(16)가 설치되기 때문에, 보디 영역(14)에서의 고정 전위 전달 경로가 3분할되기 때문에, 3분할된 보디 영역(14) 각각의 게이트 폭 WI, W2 및 W3에 대해서 수학식 4 혹은 수학식 6을 만족하면 안정 동작이 가능해진다.

그 결과, 드레인 영역(11), 소오스 영역(12) 및 게이트 전국(6A)에서 구성되는 MOS 트랜지스터가 실질적 인 게이트 폭으로서 (WI+W2+W3)를 설정할 수 있기 때문에, 안정 동작이 가능하며 또한 충분히 큰 게이트 폭의 MOS 트랜지스터를 형성할 수 있다.

#### <제9 실시 형태>

도 18은 본 발명의 제9실시 형태인 SOI 구조의 MOS 트랜지스터의 평면 구조를 나타낸 평면도미다.

도 18에 도시한 바와 같이, FS 전극(5A)은 4개의 슬릿(SL1 ~ SL4)이 설치되며, 각 슬릿(SL1 ~ SL4) 내에 드레인 영역(41 ~ 44) 및 소오스 영역(51 ~ 54)이 형성된다. FS 전극(5A)의 하측은 보디부(13)가 형성된다. 그리고, 드레인 영역(41 ~44), 소오스 영역(51 ~ 54) 간 및 FS 전극(5A)의 일부 상에 게이 트 전극(6)이 형성된다.

그리고, 제8 실시 형태과 마찬가지이며 FS 전국(5A)의 외부 주변부에 존재하는 보디부(13)에서의 게미트 전국(6)의 양 단의 연장선 상에 보디 컨택트(16, 16)가 형성된다. 또, 도 18의 최 외의 외주선 나는 SDI 총이 LOCOS 등으로 절면 분리되는 경계선을 나타내고 있다.

또한, 게이트 전극(6) 형성 방향의 단면 구조는 도 1에서 도시한 제1 실시 형태의 단면 구조와 마찬가지 이데, 드레인 영역(41 ~44), 소오스 영역(51 ~ 53) 형성 방향의 단면 구조는 도 9, 도 11, 도 13, 도 14, 도 21 등으로 도시한 구조와 마찬가지이다. 또한, 제9 실시 형태의 MOS 트랜지스터는 제1 실시 형태 에서 나타낸 보디 고정 전위 MOS 트랜지스터에도 제2 실시 형태에서 나타낸 DT MOS트랜지스터 중 머느쪽 미나 좋다.

이러한 평면 구조의 제9 실시 형태의 MOS 트랜지스터는 FS 전국(5A)의 슬릿(SL1 ~ SL4)의 경계가 되는 FS 전국(5A)의 영역의 마래쪽으로는 보디부(13)가 형성되어 있으며, 게이트 전국(6) 마래쪽의 보디 영역(14)에 비교해서 충분히 작은 저항치에 의한 고정 전위 전달 경로가 확보되기 때문에, 보디 영역(14) 에서의 고정 전위 전달 경로는 4분할되며 각 게이트 폭 W11, W12, W13 및 W14에 대해 수학식 4 혹은 수학 식 6을 만족하면 안정 동작이 가능해진다.

그 결과, 드레인 영역(41 ~44), 소오스 영역(51 ~ 54) 및 게이트 전국(6)으로 구성되는 MOS 트랜지스터 가 실질적인 게이트 폭으로서 (W11+W12+W13+W14)를 설정할 수 있기 때문에, 안정 동작이 가능하며 또한 충분히 큰 게이트 폭의 MOS 트랜지스터를 형성할 수 있다.

<실시 형태 10▷

도 19는 본 발명의 제10 실시 형태인 SOI 구조의 MOS 트랜지스터의 평면 구조를 나타낸 평면도이다.

도 19에 도시한 바와 같이, 드레인 영역(11), 소오스 영역(12) 간 및 보디부(13)의 일부 상에 게이트 전 극(68)이 형성된다. 게이트 전극(68)은 드레인 영역(11), 소오스 영역(12) 간의 영역 상에서 2개의 프레임부(63, 64)를 갖고 있으며 프레임부(63, 64)의 개구부에 노출되는 보디 영역(14) 상에 각각 보디 컨택트(16, 16)를 설치하고 있다. 도 19에 도시한 바와 같이, 게이트 전극(68)의 게이트 폭 및 방향에서의 게이트 전극(68)의 경계부로부터 프레임부(63)까지의 거리가 ♥21, 프레임부(63, 64) 간의 거리가 ♥22, 게이트 전극(68)의 경계부로부터 프레임부(64)까지의 거리가 ♥23이 되어 있다.

또, 제8 실시 형태 및 제9 실시 형태와 마찬가지이며, 게이트 전극(6B)의 양 단의 연장선 상에서의 보다 부(13) 상에도 보디 컨택트(16, 16)가 형성된다. 또한, 도 19의 최밖의 외주선 나는 SOI총이 LOCOS 등으 로 절면 분리되는 경계선을 나타내고 있다.

또, 드레인 영역(11), 소오스 영역(12) 형성 방향의 단면 구조는 도 9, 도 11, 도 13, 도 14, 도 21 등으로 도시한 구조와 마찬가지이다. 또한, 제10 실시 형태의 MOS 트랜지스터는 제1 실시 형태에서 나타낸 보디 고정 전위 MOS 트랜지스터에도 제2 실시 형태에서 나타낸 DT MOS트랜지스터 중 머느쪽이나 좋다.

이러한 평면 구조의 제10 실시 형태의 MOS 트랜지스터는 게이트 전극(68)의 도 19 상에 세로 방향으로 형성되는 좌단 및 우단의 'I' 부분에 의해서 H형 게이트의 좌우의 'I'와 마찬가지이며, 보디부[13 ; 보디영역(14)]와 드레민 영역(11) 및 소오스 영역(12)을 전기적으로 분리할 수 있다.

그리고, 제10 실시 형태의 MOS 트랜지스터는 게이트 전국(6B)의 프레임부(63, 64) 내에 보디 컨택트(16) 가 설치되기 때문에, 제8 실시 형태와 마찬가지이며, 보디 영역(14)에서의 고정 전위 전달 경로가 3분할 되며 각 게이트 푹 W21, W22 및 W23에 대해 수학식 4 혹은 수학식 6을 만족하면 안정 동작이 가능해진다.

그 결과, 드레인 영역(11), 소오스 영역(12) 및 게이트 전극(6B)에서 구성되는 MOS 트랜지스터가 실질적 인 게이트 폭으로서 (W21+W22+W23)들 설정할 수 있기 때문에, 안정 동작이 가능하며 또한 충분히 큰 게이 트 폭의 MOS 트랜지스터를 형성할 수 있다.

또한, FS 전국의 형성을 생략하는 만큼 보디부(13)의 형성 면적을 작게 할 수 있으며, 이 구성으로  $\Pi$  MDS트랜지스터를 구성하면 보다 빠른 동작 속도를 달성할 수 있다.

#### <7IFb

상기한 실시 형태의 MOS 트랜지스터를 이용해서 각 실시 형태의 게이트 폭 W가 소정의 제약 조건을 만족 하는 범위에서 게이트 어레이를 구성해도 좋다. 또한, 상기 실시 형태에서는 주로 NMOS 트랜지스터를 예 를 들었지만 PMOS 트랜지스터에도 본 발명이 적용 가능한 것은 물론이다.

#### 世界 经复数

이상 설명한 바와 같이, 본 발명에 기재된 반도체 장치의 설계 방법의 단계 (b)는, C: MOS 트랜지스터의 게이트 용량(F), R: 적어도 1개의 보디 컨택트로부터 보디 영역에 이르는 고정 전위 전달 경로의 저항( Ωm), f: 소정의 클럭의 동작 주파수(hz)로 할 때, f≥500kk의 범위에서 조건식 : R·C·f<1을 만족하도 록 MOS 트랜지스터의 레이아웃 패턴을 결정하고 있기 때문에, 고속 동작 시에서도 항상 동작 속도가 안정 된 보디 전위 고정의 MOS 트랜지스터를 설계할 수 있다.

본 발명에 기재된 반도체 장치의 설계 방법은, C: MCS 트랜지스터의 게이트 용량(F), R: 적어도 1개의 보디 컨택트로부터 보디 영역에 이르는 고정 전위 전달 경로의 저항(Ωm), td: MOS 트랜지스터에 요구하는 신호 전파 지면 시간(s)로 할 때, td≤50ρs의 범위에서, 조건식: (R·C) / td < 1를 만족하도록 MOS 트랜지스터의 레이아웃 패턴을 결정하고 있기 때문에, 고속 동작 시에서도 항상 동작 속도가 안정된 게이 트 전국, 보디부 단락 구조의 MOS 트랜지스터를 설계할 수 있다.

본 발명에 따른 반도체 장치는 청구항1에 기재된 반도체 장치의 설계 방법에 의해서 설계되기 때문에, 고 속 동작 시에서도 동작 속도가 안정된 보디 전위 고정의 MOS 트랜지스터를 얻을 수 있다.

본 발명에 따른 반도체 장치는, 청구항2에 기재된 반도체 장치의 설계 방법에 의해서 설계되기 때문에, 고속 동작 시에서도 동작 속도가 안정된 게이트 전국, 보디부 단락 구조의 MOS 트랜지스터를 얻을 수 있 다

본 발명에 기재된 반도체 장치는, C : MOS 트랜지스터의 게이트 용량(F), R : 적어도 1개의 보디 컨택트로부터 보디 영역에 이르는 고정 전위 전달 경로의 저항(Ωm), f : 소정의 클럭의 동작 주파수(Hz)로 할때, f≥500kt의 범위에서 조건식 : R·C·f<1을 만족하도록 MOS 트랜지스터를 형성하고 있기 때문에, 고속 동작 시에서도 동작 속도가 안정된 보디 전위 고정의 MOS 트랜지스터를 얻을 수 있다.

본 발명에 기재된 반도체 장치는 C: MOS 트랜지스터의 게이트 용량(F), R: 적어도 1개의 보디 컨택트로 부터 보디 영역에 이르는 고정 전위 전달 경로의 저항(Ωm), td: MOS 트랜지스터에 요구하는 신호 전파 지면 시간(s)로 할 때, td≤50ρs의 범위에서 조건식: (R·C) / td < 1을 만족하도록 MOS 트랜지스터를 형성하고 있기 때문에, 고속 동작 시에서도 동작 속도가 안정된 게이트 전국, 보디부 단락 구조의 MOS 트 랜지스터를 얻을 수 있다.

본 발명에 따른 반도체 장치는, 보디부의 저항 R은 W: 보디 영역에서의 고정 전위 전달 경로의 게이트 전국의 게이트 폭 방향의 길이, L: 보디 영역에서의 상기 고정 전위 전달 경로의 게이트 전국의 게이트 길이 방향의 길이, two: SOI층의 막 두께, ρ: 보디 영역의 비저항으로 할 때, R=(ρ·W)/(L·two)에 서 결정하기 때문에, SOI층의 막 두께, 보디 영역의 비저항을 미리 설정함으로써 보디 영역의 크기의 허용 범위를 구할 수 있다.

본 발명에 따른 반도체 장치에서, 보디 영역을 제외하는 제1 및 제2 반도체 영역에 인접한 보디부 상에 절연막을 통해 형성되는 분리 전국을 구비하고, 분리 전국을 끼워 제1 및 제2 반도체 영역과 평면 상 대 향하는 위치의 보다부의 영역 상에 분리 전국 외 보디 컨택트가 형성되기 때문에, 이 분리 전국에 역 바이어스 전압을 인가함으로써, 분리 전국 외 보디 컨택트와 제1 및 제2 반도체 영역과의 사이를 전기적으로 분리하고 분리 전국 외 보디 컨택트로부터 얻어지는 고정 전위가 제1 및 제2 반도체 영역에 악 영향을 미치지 않도록 할 수 있다.

본 발명에 따른 반도체 장치에서, 게이트 전국은 보디 영역의 보디 컨택트 가능 영역이 노출하는 개구부 를 갖으며 보디 컨택트는 보디 컨택트 가능 영역 상에 형성되는 게이트 전국 내 보디 컨택트를 더욱 포함 하고 있다.

따라서, 보디 영역에서의 고정 전위 전달 경로는 게이트 전국 내 보디 컨택트에 의해서 분할되기 때문에, 게이트 전국 내 보디 컨택트에 의해서 분할된 보디 영역 단위로 조건식 1 혹은 조건식 2를 머느 정도 만 축하는지에 따라(?), 게이트 전국의 게이트 푹 방향의 보디 영역 전체의 길이를 길게 설정할 수 있다.

본 발명에 따른 반도체 장치에서, 복수의 제1 및 제2 반도체 영역을 각각 보디부에서 분리 형성되어 있

따라서, 보디 영역에서의 고정 전위 전달 경로는 상기 복수의 제1 및 제2 반도체 영역을 각각 분리하는 보디부에 의해서 분할되기 때문에, MOS 트랜지스터에서의 복수의 제1 및 제2 반도체 영역 각각이 상기 조 건식 1 혹은 조건식 2를 어느 정도 만족하는지에 따라(?), 게이트 전국의 게이트 푹 방향의 보디 영역 전 체의 길이를 길게 설정할 수 있다.

본 발명에 따른 반도체 장치에서, 게이트 전국은 제1 및 제2 반도체 영역에 인접한 보디부 상율 보디 영역 상에서 게이트 길이 방향으로 더욱 연장되어 형성되며, 게이트 전국 외 보디 컨택트는 게이트 전국을 끼워 제1 및 제2 반도체 영역과 평면 상 대향하는 보디부의 영역 상에 형성된다.

[마라서, 게이트 전국에 OFF 전압을 인가함으로써 게이트 전국 외 보디 컨택트와 제1 및 제2 반도체 영역 과의 사이를 전기적으로 분리하고, 게이트 전국 외 보디 컨택트로부터 얼어지는 고정 전위가 제1 및 제2 반도체 영역에 악영향을 미치지 않도록 할 수 있다.

본 발명에 따른 반도체 장치에서, 게이트 전국은 보디 영역의 보디 컨택트 가능 영역이 노출하는 개구부 를 갖으며 보디 컨택트는 보디 컨택트 가능 영역 상에 형성되는 게이트 전국 내 보디 컨택트를 더욱 포함 하고 있다.

따라서, 보디 영역에서의 고정 전위 전달 경로는 게이트 전국 내 보디 컨택트에 의해서 분할되기 때문에, MOS 트랜지스터는 분할된 보디 영역 단위로 조건식 1 혹은 조건식 2를 어느 정도 만족하는지에 따라(?), 게이트 전국의 게이트 폭 방향의 보디 영역 전체의 길미를 길게 설정할 수 있다.

본 발명에 따른 반도체 장치에서, 적어도 1개의 보다 컨택트는 게이트 전국의 게이트 폭 방향의 일단 및 타단의 연장선 상에 위치하는 보디부 상에 형성되는 제1 및 제2 보디 컨택트를 포함하고 있다.

따라서, 보디 영역에서의 고정 전위 전달 경로는 제1 및 제2 보디 컨택트에 의해서 분할되기 때문에, MOS 트랜지스터는 2분할된 보디 영역 단위로 조건식1 혹은 조건식 2를 머느 정도 만족하는지에 따라(?), 게이 트 전국의 게이트 폭 방향의 보디 영역 전체의 길이를 길게 설정할 수 있다.

본 발명에 따른 반도체 장치에서, 보디 영역의 하층부에 있는 제2 보디 영역은 제1 보디 영역의 제2 도전형의 불순물 농도보다도 높은 제2 도전형의 불순물 농도를 갖기 때문에, 보디 영역 전체를 제1 보디 영역의 불순물 농도로 하는 경우에 비교하며 보디 영역의 비저항을 감소시킬 수 있다.

그 결과, 조건식 1 혹은 조건식 2를 만족하는 파라미터 중 보디 영역의 비저항, 보디 영역에서의 고정 전 위 전달 경로의 게이트 전국의 게이트 폭 방향의 길이 이외의 파라미터가 전부 동일 조건인 경우, 보디 영역의 비저항을 저하시키는 만큼 상기 게이트 폭 방향의 길이를 길게 설정할 수 있다.

본 발명에 따른 반도체 장치에서, 비교적 불순물 농도가 높은 제1 및 제2 부분 보디 영역은 비교적 불순물 농도가 높은 제1 및 제2 주영역과 계면을 접하며 형성되며, 비교적 불순물 농도가 낮은 제1 보디 영역은 제1 및 제2 주영역과 계면을 접하는 일 없이 형성되기 때문에, 제1 및 제2 주영역으로부터의 공핍층의 신장을 제1 및 제2 부분 보디 영역에 의해서 확실하게 억제할 수 있으며, 편치 드루에 강한 구조의 MOS 트랜지스터를 얻을 수 있게 된다.

또한, 비교적 불순물 농도가 낮은 제1 및 제2 부분 반도체 영역은 각각 제1 및 제2 부분 보디 영역에서 게이트 전국의 중심 방향으로 소정 거리 연장하며 형성되기 때문에, 제1 및 제2 부분 보디 영역의 비교적 높은 불순물 농도가 채널 형성 시의 MOS 트랜지스터의 전류 특성에 악영향을 미치는 일도 없다.

본 발명에 따른 반도체 장치에서, 비교적 불순물 농도가 낮은 제1 및 제2 부분 반도체 영역은 각각 제1 및 제2 반도체 영역 간에서 대향하는 일부분의 영역에 SDI층을 관통하며 형성된다.

[[다라서, 비교적 불순물 농도가 높은 제2 보다 영역과 비교적 불순물 농도가 높은 제1 혹은 제2 반도체 영역마 계면을 접하는 일이 없기 때문에, 정선 누설을 최소한으로 억제할 수 있다.

본 발명에 ID른 반도체 장치에서, 비교적 불순물 농도가 높은 제2 보디 영역은 제1 및 제2 주영역과 계면 을 접하는 일 없이 하총부의 중심 영역에 형성된다.

[[다라서, 비교적 불순물 농도가 높은 제2 보디 영역과 비교적 불순물 농도가 높은 제1 혹은 제2 반도체 영역이 계면을 접하는 일이 없기 때문에 정선 누설을 최소한으로 억제할 수 있다.

본 발명에 따른 반도체 장치에서, 보디 전위를 고정하는 MOS 트랜지스터는 막 두께가 비교적 두꺼운 제1 영역 상에 형성되며, 보디 플로우팅 MOS 트랜지스터는 막 두께가 비교적 얇은 제2 영역 상에 형성된다.

[마라서, 조건식 1 혹은 조건식 2를 만족하는 파라미터 중 SOI 총의 막 두께, 게이트 전국의 게이트 폭 방향의 보디 영역의 길이 미외의 파라미터가 전부 동일 조건인 경우, SOI층의 막 두께를 두텁게 하는 만큼,

보다 전위를 고정하는 MOS 트랜지스터의 게이트 폭 방향의 보다 영역의 길이를 길게 설정할 수 있다.

한편, 보디 플로우팅 MOS 트랜지스터는 보디 전위를 고정하는 MOS 트랜지스터에 영향을 미치는 일 없이 원하는 동작 특성을 얻도록 SDI층의 막 두께를 얇게 해서 형성할 수 있다.

# (57) 경구의 벌위

상기 MOS 트랜지스터와,

상기 SOI층 내에 선택적으로 형성되는 제1 도전형의 제1 반도체 영역과,

상기 SOI층 내에 선택적으로 상기 제1 반도체 영역과 독립하며 형성되는 제1 도전형의 제2 반도체 영역과,

상기 제1 및 제2 반도체 영역 간의 상기 SDI총의 영역인 보디 영역을 포함하는 제2 도전형의 보디부와,

상기 보디 영역 상에 게이트 산화막을 개재해서 형성되는 게이트 전국과,

상기 보디부에 전기적으로 접속되며, 고정 전위를 받는 적어도 1개의 보디 컨택트를 구비하고,

(8) 상기 소정의 클럭의 동작 주파수를 부며하는 단계와,

(b) 상기 소정의 클럭의 동작 주파수에 기초하여 상기 MOS 트랜지스터의 레이마웃 패턴을 결정하는 단계를 구비하고,

상기 단계 (b)는,

C : 상기 MOS 트랜지스터의 게이트 용량(F)

R : 상기 적어도 1개의 보디 컨택트로부터 상기 보디 영역에 미르는 고정 전위 전달 경로의 저항  $(\Omega)$ 

f : 상기 소정의 클럭의 동작 주파수 (Hz)

로 할 때,

f ≥ 500Mt의 범위에 있어서,

조건식 1 : R·C·f < 1

\_\_\_ 을 만족하도록 상기 MOS 트랜지스터의 레이아웃 패턴을 결정하는 것을 특징으로 하는 반도체 장치의 설계 방법

청구항 2. 지지 기판, 매립 산화막, 및 SOI층으로 미루어진 SOI 기판 상에 형성되는 MOS 트랜지스터를 갖는 반도체 장치의 설계 방법에 있어서,

상기 MOS 트랜지스터와,

상기 SDI층 내에 선택적으로 형성되는 제1 도전형의 제1 반도체 영역과,

상기 SOI총 내에 선택적으로 상기 제1 반도체 영역과 독립하며 형성되는 제1 도전형의 제2 반도체 영역 과,

상기 제1 및 제2 반도체 영역 간의 상기 SDI층의 영역인 보디 영역을 포함하는 제2 도전형의 보디부와,

상기 보디 영역 상에 게이트 산화막을 개재해서 형성되는 게이트 전국을 구비하고,

상기 게이트 전국은 상기 보디부에 전기적으로 접속되며,

상기 보다부에 전기적으로 접속되며, 고정 전위를 받는 적어도 1개의 보다 컨택트를 더욱 구비하고,

(a) 상기 MOS 트랜지스터에 요구하는 신호 전파 지연 시간을 부여하는 단계와,

(b) 상기 신호 전파 지연 시간에 기초하여 상기 MOS 트랜지스터의 레이아웃 패턴을 결정하는 단계를 구비하고,

상기 단계 (b)는,

C : 상기 MOS 트랜지스터의 게이트 용량(F)

R : 상기 적대도 1개의 보디 컨택트로부터 상기 보디 영역에 미르는 고정 전위 전달 경로의 저항  $(\Omega)$ 

td : 상기 MOS 트랜지스터에 요구하는 신호 전파 지연 시간 (s)

로 할 때,


td ≤ 50ps의 범위에 있어서,

조건식 2 : (R·C)/td <1

을 만족하도록 상기 MOS 트랜지스터의 레이아웃 패턴을 결정한 것을 특징으로 하는 반도체 장치의 설계 방법


# 丘型

*도반1* 




5 : F 5 선택 1 1 : 트레인 명위 6 : 샤이트 선탁 12 : 소오스 영역


#### 5B2




# *도2*3




#### <u> 5 04</u>




# *도만*5




#### *도型*8



#### *도型*7




# *도28*




14A. 14B: 보디 영익

# *도2*9




1 1 A : 꾸문 드웨언 명의 1 1 B : 꾸문 소오스 명의 1 5 : 즉백

# **도**ല10




**<u><u>F</u>U11**</u>




1 1 B : 부분 트웨인 영의 1 2 B : 부분 호호스 영역 1 4 C , 1 4 D : 보디 영역


*도世2* 




도世13




# *도四4*




# *도胜*5




互型粉




*도型17* 




*도만1*8




*도世和* 




6 B.: 카이트 권국




도면21



<u> 502</u>





<u> 5024</u>

